Family list

1 application(s) for: JP5062842B

BIAS CIRCUIT

Inventor: SASAKI HIROYUKI ; IZAWA KAORU Applicant: ROHM CO LTD

IPC: H03F1/30; H03F1/30; (IPC1-7): H03F1/30

Priority Date: 1985-04-26

Publication JP61248604 (A) - 1986-11-05 JP5062842 (B) - 1993-09-09 **JP1847938 (C)** - 1994-06-07

Data supplied from the **espacenet** database — Worldwide

⑥ 日本 図 特 許 庁 (JP)

⑥特許出額公告

325 - 62842**☆ 瓤**(82)

Wint, Cl. V

器別記号

庁内整理番号

696公告 平成5年(1968)9月9日

H 03 F 1/30

8

8836--5]

発明の数 1 (全4頁)

❸発明の名称□ バイアス回路

> **(2) XX** 8560 -- 90327

(A) DE 10/61-248604

(2) 翼 昭60(1985) 4月26日 @#361(1986)11/4 5 H

金巻 明 者 佐 々 木 看行 京都府京都市有京区西院露崎町21番地 ローム株式会社内 の後 明 書 **** 38** 3 京都府京都市右京区西院議崎町21番地 ローム株式会社内 京都府京都市右京区西院籌轄町21番地

の出 数 人 ローム株式会社 弁理士 飲本 正一

後代 選 入 * * * ili 🕸 ※ ※

参参考文献 物公 857-21885 (JP. B2)

3

の特許請求の範囲

1 特定の歌圧を分任する分圧抵抗の接続点にコ ンデンサが接続されて一定のパイアス電圧を発生 し、このパイアス電圧を増幅器に与えるパイアス 風路であって、

前記電圧の印加に応じて瞬時に立ち上がるとと もに前記コンデンサが定常電圧に充電されたとき その充電電圧より一定電圧だけ低い分圧点を持つ 抵抗分任回路と、

ンデンサの電圧とを比較する比較器と、

電源ラインと前記コンデンサとの間に抵抗を介 して接続されて前記コンデンサの充電電圧が前記 抵抗分圧回路の前配分圧点より低いとき、前配比 記コンデンサに前記抵抗を介して充電電流を施す トランジスタと。

を備えたことを特徴とするパイアス回路。

発明の評価な説明

(産業上の利用分野)

この発明は、増幅器に動作点を設定し、あるい は帰還回路に特定の前流レベルを設定するバイア ス回路に係り、特に、パイアス電圧の立ち上がり スピードの姦遊化に関する。

(従来の特殊)

第4回に示すように、バイアス回路は、電源電

3

EVccを分圧抵抗2、4で分圧し、半導体集積回 路で構成される場合、その分径点に形成された端 子もに電源電圧Vecに含まれるノイズやリップル 成分を除去するためのコンデンサ8が接続され、 5 抵抗2、4の分圧点に発生させた特定の電圧。た とえば、電圧Voo/2は、低インピーダンス化を 図るための増縮利導Gvを持たないパツフア増縮 器10を介して出力端子12から取り出され、図 **売してない増幅器の入力パイアスや増幅器の帰還** この抵抗分圧回路の報記分圧点の電圧と確記コ 20 回路の直流レベルを設定する帰還バイアスに供給 される。

〔発明が解決しようとする問題点〕

このようなバイアス囲路に付加されているコン デンサ8に容量の大きなものを用いて抵抗との時 較器が発生する出力をベースに受けて導通し。前 25 定数を大きくすれば、電源からのノイズやリソブ ル成分の除去比を高くできるが、その分だけ繁顔 の投入からバイアス憲任出力の立ち上がりに時間 がかかり、定常電圧値への到達が遅くなる欠点が 為意。

> 20 そこで、この発明は、電源からのノイズやリツ ブル磁分の除去比を向上させるとともに、バイア ス敞圧出力の立ち上がりを急速化しようとするも のである。

(問題点を解決するための手段)

- この発明のバイアス回路は、特定の電圧を分圧 する分拝抵抗の接続点にコンデンサが接続されて

3

一定のパイアス電圧を発生し、このパイアス電圧 **を増幅器に与えるパイアス回路であつて、前記電** 圧の印加に応じて瞬時に立ち上がるとともに前紀 コンデンサが定常電圧に充電されたときその充電 国路と、この抵抗分田国路の前紀分田点の電圧と 前記コンデンサの衛圧とを比較する比較器と、歌 額ラインと前記コンデンサとの間に抵抗を介して 接続されて前記コンデンサの充電電圧が前記抵抗 分圧回路の前配分圧点より低いとき、前配比較器 10 が発生する出力をペースに受けて導通し、前続コ ンデンサに前記抵抗を介して充電電流を流すトラ ンジスタとを備えたことを特徴とする。

CBB3

デンサにプリチャージ回路によつて充電電流を補 充し、コンデンサの充電時間を短縮することによ って、バイアス電圧出力の立ち上がりを進めてい

電源からのノイズおよびリップル成分の除去比を 高めることが可能である。

(家施捌)

以下、この発明の実施例を認而を参照して詳細 に説明する。

第1天統領

第1個はこの発酵のパイアス回路の実施例を示 し、第4階に示すバイアス回路と同一部分には同 一符号を付してある。

電源の投入時、すなわち、電圧Vaの印度時、コ ンデンサ8を急遽に充電するブリチャージ回路2 8が付加されている。このプリチャージ回路28 には、ダイオード22を介在させた分圧抵抗2 4.28によって分圧回路が構成されている。

この実施例の場合、分圧抵抗2。4の抵抗値 R₁, R₂は、電源電圧V_{cc}の中点パイアスを得るた め、 $R_s = R_s$ に設定されており、分圧抵抗2.4。 26の抵抗値Ross Rosも同様に、Ros=Rosに設 ードにおける分圧点離位は、分圧抵抗2, 4の分 臣点離位に比較し、定常状態ではダイオード22 の順方向降下V,の1/2の額(V,/2)だけ低い値 に設定されている。

これら分圧点電位を比較するため、電圧比較器 28がダイオード22のカフード側を収転入力端 子(一)側にして設置され、その比較出力はコン デンサ 8 に充電電流を推すためのスイワチング素 電圧より一定電圧だけ低い分圧点を持つ抵抗分圧 5 子としてのトランジスタ39のペースに加えられ ている。トランジスタ30のコレクタ側には、電 強制限用抵抗32が挿入され、その導通時にはコ ンデンサ 8 にブリチャージ電流が流れるようにな つてせる。

> - 以上の構成に基づき、その動作を第2図を参照 して説明する。

電源の投入時、C点の電位は瞬時に立ち上が り、一方、B点の微位はコンデンサ8が未充置で あるため、C点の電位より低くなり、比較器28 したがつて、この発明は、態源の投入時、コン 18 の出力はL(低電位)レベルとなる。この出力に よつて、トランジスク30が導通し、電源電圧 Vneから抵抗32を通じてコンデンサ8にプリチ ヤージ電流が流れる。

この結果。第2回に示す去電特性Xの区間aの したがつて、コンデンサの容量を大きくでき、20 ように、コンデンサ8は急速に充電される。この 充電は、B点の電位Vsが、中点電位Vcc/2より ダイオード22の順方向降下V。の1/2だけ低い電 物V₂(=V₂√2-V₂/2) に顕達するまで行わ \$2.60

- また、このとき、トランジスタ30の審通によ 3.5 って、抵抗2に対して抵抗32が並列に接続され ることになり、たとえば、抵抗2の抵抗値をR₂。 抵抗32の抵抗値をRssとし、Rs>Rssのとき、 $R_2 \cdot R_{22} / (R_2 + R_{22}) < R_{32} となり、コンデンサ$ 第1回に示すように、このバイアス回路には、30-8の充電電流をより大きくすることができ。B点 の難位V。は、中点電位Vcc/2よりダイオード2 2の順方向除下V_iの1/2、すなわちV_i/2だけ低 い類位Vaに達やかに到達させることができる。

この結果、比較器28の出力はH(高電位)レ 35 ベルとなり、トランジスク30は非導通状態とな り、この時点からコンデンサ8の充業は、抵抗2 のみを介して行われ、第2回の充電特性Xの区間 もの光電となる。この場合、コンデンサをは予め ブリチャージされるので、定常電圧に移行する時 定されている。このとき、ダイオード22のカフィの間はその分だけ速くなり、プリチャージ組路28 を設置しないで抵抗2のみで充電する場合(第2 図の充業特性Yによる充業業圧V。) に比較し、 定常のバイアス電圧出力に移行する全時間はもだ け速くなる。

5

なお、第2図に示す充電特性Xの区間 a , bの 鑑圧をそれぞれ V_{sa}, V_{sb}とすると、これらは、 次の通りである。

 $V_{xx} = R_x / (R_0 + R_A) \cdot V_{cc}$

 $V_{ss}=V_{s}=R_{s}/(R_{s}+R_{s})\cdot V_{cc}$

ただし、式10、(2)において、R.は抵抗4の抵抗値、C.はコンデンサ8の容量、R.は抵抗2, 32の並列回路の合成抵抗値 (=R.・R.。/(R. 10 +R.:))である。

第2実施例

第3図はブリチャージ回路20の具体的な実施 例を示しており、電圧比較器28はトランジスク 34、36、抵抗38および定電流源40からな る差動増級型比較器で構成され、前記トランジス 夕30は、トランジスタ42、44および抵抗4 8からなるダーリントン接続回路で構成されてい る。第3図において、B、Cは、第2図のB点、 C点に対応する。したがつて、このような回路に よれば、極めて簡単な構成で、パイアス電圧出力 の立ち上がりの急速化が容易に実現される。

(発明の効果)

、トの 以上説明したように、この発明によれば、電源 2.6は、 の投入時、コンデンサにブリチヤージ回路によつ て充電電流を補充し、コンデンサの充電時間を領 締してバイアス電圧出力の立ち上がりを高速化で ……(1) 5 きることにより次のような効果が得られる。

8


- (a) 電源の投入と同時的に安定したパイアス電圧 出力を得ることができる。
- (b) プリチャージによつて憲圧の立ち上がりを連 くすることができるので、コンデンサの容量や 分圧抵抗の抵抗額を大きくすることができ、職 郷からのノイズおよびリンブル成分の除去比を 癌めることができる。


関節の簡単な説明

例を示しており、電圧比較器 2 8 はトランジスタ 第 1 図はこの発明のパイアス回路の実施例を示 3 4、3 6、抵抗3 8 および定電流源 4 0 からな 15 す回路図、第 2 図はその充電特性を示すグラフ、る差動増幅型比較器で構成され、前記トランジス 第 3 図はプリチャージ回路の具体的な回路構成を テオ回路図、 下す回路図、第 4 図は従来のパイアス回路を示す 6 からなる ダーリントン接続回路で構成されてい 回路図である。

る。第3図において、B、Cは、第2図のB点、 2、4、24、26……分圧抵抗。8……コン C点に対応する。したがつて、このような回路に 20 デンサ、20……ブリチヤージ回路、22……ゲ よれば、極めて簡単な構成で、パイアス巡圧出力 イオード、28……運圧比較器、30……トラン の立ち上がりの急速化が容易に実現される。 ジスタ、32……抵抗。

*** 1** 🖾





第4図

